【Persistency】《HW》 → パーシスタンシー
【PLD(programmable logic device)】《HW》
ユーザのプログラミングによって回路を完成させ、所望の動作を実現できるロジックデバイス。プログラミングには「VHDL」「Verilog HDL」といったハードウェア記述言語(HDL)が用いられてきたが、近年はC言語が用いられる場面も多い。
内部は、自由に構成できる論理ブロック・自在に選択できる配線から構成されている。各論理ブロックの構成内容やブロック間の配線情報は、HDLやC言語によって書かれたプログラムによって生成され、不揮発メモリにデータを書き込むのと同様の機構によって、対象のデバイスに書き込まれる。この書き込み操作も「プログラミング」と呼ぶ。
PLDは、「半導体デバイスの開発・製造に必要となる多大な時間と資金を削減したい」という要請から、1970年代後半に「PAL」「GAL」として出現した。ロジックテスト目的の試作や、通常の製造プロセスでは採算が取れない少量生産で強みを発揮する。「PAL」「GAL」以後、「CPLD」「FPGA」の順序で、進化と大規模化が進んだ。現在では回路の動作中に自分自身の回路を最適化する機能を持った「reconfigurable device」と呼ばれる進化形が存在する。
【Polling】《SW全般》 → ポーリングと割り込みの実装
【Portability】《SW全般》 → 移植性
【Printed Circuit】《HW》 → プリント基板
【Priority】《OS》 → 優先度
【Process】《OS》 → タスク／プロセス／スレッド
【Processor】《プロセッサ》 → シングル・プロセッサ／マルチ・プロセッサ
【Programming】
→ プログラミング
→ プログラミングで意識すべき開発環境に関する情報《SW全般》
→ プログラミングで意識すべき周辺ハードウェア仕様《SW全般》
→ プログラミングで意識すべきマイコンのアーキテクチャ《SW全般》
→ 構造化プログラミング《SW全般》
【Proto-Typing】 → プロトタイピング《SW設計》
【RAM(Random Access Memory】《HW》
RAMはその名前が示すようにランダムに読み書きが可能なメモリです。「ランダム」というのは「シーケンシャル(Sequential)」に対する言葉で、場所(アドレス)・順序・時刻に制限がほとんど無く比較的自由と言う意味です。FlashメモリやEEPROMも「ランダムに読み書きが出来る」と説明されていますが、FlashメモリやEEPROM等はRAMに比べると書込み時間が長く(10万倍以上)、また、書込みには別の高い電圧が必要(ICの内部で作っている物が多い)です。RAMでは読み込みと書込みが同程度の時間で行えて特別な電圧も必要ありません。通常RAMと言えば、DRAM(Dynamic RAM)またはSRAM(Static RAM)を指します。これらのRAMは電源が切れると書き込まれた内容が消えてしまうので揮発性RAMとも呼ばれます。これに対して、MRAM (Magnetic RAM)、FeRAM(Ferroelectric RAM)、OUM(OvonicUnified Memory)と呼ばれる不揮発性のRAMが開発されていますが特殊な用途以外では余り需要がありません。これらの不揮発性RAMは現状発展途上段階で、今後技術が進んでコストダウンや容量増大が進めばSRAM、DRAMやFlashメモリに替わってメモリの主役になることが期待されています。DRAMとSRAMについてはそれぞれの項を参照してください。RAMにはVRAM(Video RAM)、DP(Dual Port) RAM、NOVRAM(Non Volatile RAM)、擬似SRAM(PRAM:Pseudo RAM)といったものがありますが、これらの中身はDRAMまたはSRAMで構成されていて、それらのメモリに回路や他のメモリを組み合わせて目的に合った用途向けに開発されたものです。これらについてもそれぞれの項を参照してください(擬似SRAMはSRAMの項を参照してください)。
次に上記RAMの特徴を簡単に記述します(不揮発性を除く)。
SRAM
・読み書きの回路が簡単
・アクセス時間が短かい
・ビット当たりの単価が大
・チップ当たりの容量が小(メモリセルが大きい)
・バッテリーバックアップで使用可
DRAM
・読み書きの回路が少し複雑
・アクセス時間が長い
・ビット当たりの単価が小
・チップ当たりの容量が大(メモリセルが小さい)
・リフレッシュが必要
擬似SRAM
・中身はDRAM
・CPUとの接続はSRAMと同じ
VRAM
・画像用
・CPUとの接続ポートとは別に画像用のシリアルポートがある
DPRAM
・CPUとの接続ポートが独立して２つある
・2つのCPU間の通信用
NOVRAM
・RAMとEERPOMでチップを構成
・RAMの内容をEEPROMに保存できる
【Re-entrant】《SW全般》 → リエントラント性(再入可能性)
【Redundancy】《SW設計》 → 冗長設計
【Resource】
【Responce】 → レスポンスタイム《SW全般》
【Review】 → デザインレビュー《品質》
【Risk】 → リスク分析《SW全般》
【RMA(Rate Monotonic Analysis)】《SW設計》
Rate Monotonic Analysis(RMA)とは、複数のタスクを静的優先度ベーススケジューリングにより実行するという前提の下で、最適な優先度割付けやスケジュール可能性解析を行うための、一連のリアルタイムスケジューリング理論体系を言います。
具体的には、個々のタスクの1回の実行あたりの最大処理時間がわかっているという前提で、着目するタスクよりも優先度の高い各タスクの処理時間を積み上げ、着目するタスクの実行が終了するまでにかかる時間を見積もっていきます。
RMA の理論体系は、1973年に Liu と Layland によって発表された、極めて単純な周期タスクモデルのみを扱った理論が出発点となっています。その中で最適であることが証明された、タスクの周期の短い順に高い優先度を割り付ける方法(Rate
Monotonic Scheduling)から、Rate Monotonic Analysis の名称が付けられました。
1980年代以降、Liu と Layland の理論をより現実的なタスクモデルに拡張するための数々の研究が行われ、実用的な理論体系となってきたということができます。
RMA が広範に利用されていない最大の原因は、前提となっている個々のタスクの最大処理時間の解析(Worst Case Execution Time Analysis)の難しさにあります。しかしながら、たとえ厳密な解析ができない場合でも、厳しいリアルタイム性を要求されるシステムの設計の指針としても有用なものです。
プロセッサのスケジューリングが主な適用対象となっていますが、送信順序が優先度順に制御されるネットワーク上のスケジューリングへも適用することが可能です。
なお、RMA はタスクに対する優先度を静的に割り付けることを前提にしていますが、動的に割り付けることを前提にした Earliest Deadline FirstScheduling(EDFS)をベースとした理論体系も研究されています。
【RoHS(Restriction of Hazardous Substances)指令】《HW》
EUが策定・施行している、有害物質の使用規制。第一回の施行は2006年7月1日に行われた。今後、三年に一度、見直しが行われる予定である。
現在の規制対象となっているのは、鉛・カドミウム・六価クロム・水銀・ポリブロモビフェニル・ポリブロモジフェニルエーテルの6物質。「使ってはならない」という規制ではなく、販売する製品において含有量を一定量以下に抑えることを求める規制だが、事実上の使用禁止に近い。代替物質がない場合には適用免除が行われることもある。通常のハンダは鉛を含んでいるため、RoHS指令対応製品に使用することはできない。
ROMは読出し専用のメモリで、書き込まれた内容は電源を切った状態でも保存されます。読出しは通常CPU等のバスマスタからリードサイクルで行うことができますが、書込みや消去はライトサイクルでは行うことができません(正確には全く出来ないもの、数ミリ秒の時間が必要なもの、特別な電圧が必要なもの、手順が複雑なもの等があります)。ROMにはEPROM、ワンタイムプログラマブルROM、EEPROM，フラッシュメモリ、マスクROM等の種類があり、それぞれの特徴に適したところに使用します。EPROM、EEPROM，フラッシュメモリは内容を消去して再書込みができますが、書込み回数には制限があり種類によってその保証回数は数百〜数十万回とさまざまです。また、書き込まれた内容の保証期間も十数年〜百年程度とメーカによりばらつきがありますので長期間使用する用途には注意が必要です。
【SADT (Structured Analysis Design Technique)】《SW設計》
執筆募集中！
(注)Structured Analysis Design Technique(構造化分析設計技法)。
米国SofTech社が特許権を持つデータフロー表示法。
【Scope】《ツール》 → 変数スコープ
【Security】《SW全般》 → セキュリティ
LSIの集積度を上げる手法のひとつで、1つの半導体チップ上に複数の機能(例えばアナログ回路とデジタル回路)を集約したものである。複数の専用LSIをプリント基板上に実装するよりもはるかに小さく機能を実装できることが特徴である。また、複数のLSIを1つに集積してプリント基板上に実装するため、消費電力やノイズ面でも大きなメリットがある。しかし、開発には時間と費用がかかるため数多くの製品を作成しないとチップ単価が高くなるという側面もある。
「システムLSI」の呼称がより一般的である。
LSIの集積度を上げる手法のひとつで、複数の異なる機能のチップを半導体パッケージ内に実装し、単一パッケージ化したものです(その意味でChip on Chipの実現形態の一つです)。通常はプリント基板に複数のチップを実装しますが、それと比べ実装サイズが半導体チップとほぼ同じ大きさまで縮小(シュリンク)されている事が特徴です。
【SOI(Silicon on Insulator)】《HW》
LSIの消費電力を低減する手法のひとつです。LSIは通常、シリコン基板(シリコンウェーハ)の上に直接何層ものトランジスタや回路を形成していくことで作成します。このシリコン基板上にニ酸化シリコンや一酸化アルミニウム(サファイア)の層、そしてその上にシリコンの層を一旦形成し、最上(シリコン)層にトランジスタや回路を形成するのがSOIです。この手法をとるとLSI内のトランジスタの特性が向上し、それにより高速でかつ低消費電力のLSIが作成しやすくなるという特徴があります。
【Solder Point】《HW》 → カットポイント／ソルダーポイント
【SRAM(Static Random Access Memory)】《HW》
SRAMは1ビットの記憶セルが複数のトランジスタで構成されていて、DRAMの記憶セルに比べて4倍程度大きくなっています。そのため1チップ当たりの容量はDRAMに比べて小さくなってしまいますが、コンデンサを使用していないのでリフレッシュが不必要(リフレッシュについてはDRAMの項を参照)で、また、読み書きの回路が簡単であることにより組込みシステムにはよく使用されてきました。更に、DRAMに比べてアクセス時間が短いのでキャッシュメモリには大抵SRAMが使われています。SRAMは待機時の電力消費が小さいのでバッテリーバックアップシステムに使用することができて、バッテリーによってメモリ内容を保存することが出来ます。
同期型のSRAMは連続したメモリ領域を短時間に集中して転送できるようになっていて、パソコンのバスやSDRAM等と高速転送が行えるように開発されたものです。
擬似SRAM(PRAM:PseudoRAM)はSRAMではなく中身(メモリセル)はDRAMです。ただし、ICチップの外から見たピンの構成や読み書きの手順がSRAMとほぼ同じに設計されていて、従来のSRAMの置き換えが可能なようになっています。ICチップの内部にDRAMのアクセスに必要な読み書きの信号やリフレッシュ信号を発生する回路が組み込まれています。もちろん、バッテリーバックアップシステムには使用できません。
【State Transition Diagram】《SW設計》 → 状態遷移図／状態遷移表
【State Transition Table】《SW設計》 → 状態遷移図／状態遷移表
【Structured Programming】《SW全般》 → 構造化プログラミング
→ シングルタスク／マルチタスク《OS》
→ タスク／プロセス／マルチスレッド《OS》
→ タスク分割《OS》
→ タスク間通信《OS》
→ 優先度《OS》
【Test】
→ テストの実行環境《テスト》
→ テストファースト《テスト》
→ テスト容易性設計《SW設計》
【Thread】《OS》 → タスク／プロセス／マルチスレッド
【Timing Chart】《HW》 → タイミングチャート
【Top down】《SW設計》 → トップダウンとボトムアップの混合
【Tuning】
→ 最適化《ツール》
→ 速度チューニング《SW全般》
→ メモリチューニング《SW全般》